

J-PARC 3GeV RCS CONTROL SYSTEM

Hiroki Takahashi^{1, A)}, Masato Kawase^{B)}, Hironao Sakaki^{B)}, Hiroshi Yoshikawa^{B)}, Tatsuya Ishiyama^{B)},
Yuichi Itoh^{B)}, Yuko Kato^{B)}, Makoto Sugimoto^{C)}, Takahiro Suzuki^{D)}

A) Japan Atomic Energy Agency, Accelerator Development Group, B) JAEA, Accelerator Division
2-4 Shirane, Shirakata, Tokai-mura, Naka-gun, Ibaraki, 319-1195

C) Mitsubishi Electric Control Software Co.,Ltd.

1-1-2 Wadasakichou, Hyougo-ku, Kobe-shi, Hyougo, 652-8555

D) Mitsubishi Electric System & Service Co., Ltd

2-8-8 Umezono, Tsukuba-shi, Ibaraki, 305-0045

Abstract

J-PARC 3GeV RCS inject the beam of a different parameter to both the institutions of MLF and MR. Therefore, 3GeV RCS Control System is required unprecedented capability to control and monitor correctly by distinguishing the beam for MLF and MR.

“Simultaneous and synchronous operation for multiple power supply” is one of the performance requirements for 3GeV RCS Control System. We are aiming for the realization of this performance requirement, by using a timing system and its information. In this paper, we report the status of the way to realize “simultaneous and synchronous operation”.

J-PARC 3GeV RCS制御システム

1. はじめに

J-PARC RCSは、高い周波数（25Hz）で連続的にMLF（Material and Life Science Facility）とMR（50GeV Main Ring）の両施設には、それぞれ異なるパラメータのビームを入射する。また、一般的な加速器同様に、パラメータの調整等がビームを停止することなく連続運転中に行われることも考えられるため、操作によるビームロス可能な限り低減することも必要である。そのため、いずれの施設に送るビームかを正確に区別して監視・操作を行うという、他に類をみない機能を有するRCS制御システムの開発が必須である[1]。

本報告では、要求機能の一つである「複数台のパターン電源出力波形の同時・同期変更」をタイミングシステムとその情報を利用して実現する、RCS制御システムの同時・同期操作について述べる。

変更は、加速器を停止することなく連続運転中に行われることから、操作（電源のパターン変更動作）によるビームロス可能な限り低減することが重要である。

例えば、補正電磁石（ST-Magnet）の出力パターン変更操作において、ST-Magnet全てが同時に（同期性をもって）パラメータ変更されない場合（図1: 通常操作）、全てのST-Magnetのパラメータ変更が終了するまでの過渡状態においては、シミュレーション等で想定されないビームロスが生じる。この場合、1回のST-Magnetパラメータ変更操作におけるビームロス量は実際には少ないかもしれないが、ビームロスは全てのST-Magnetパラメータ変更操作時で生じるため、長期間でみたビームロス量は多くなると考えられる。さらに、ST-Magnet以外の機器におけるパラメータ変更操作時にも同様のことが考えられるため、ビームロス量はさらに多

2. 同時・同期操作の必要性

RCSにおいてパターン出力する機器として、主電磁石電源、補正電磁石電源、ポンプ電源、LLRF、可変偏向電磁石電源があげられる。これら電源の出力パターン




図1. 通常操作と同時・操作

¹ takahashi.hiroki@jaea.go.jp

くなり、施設は想定よりも放射化されると考えられる。このビームロス可能な限り低減するために、機器操作を、同時・同期性をもって行うことが必要となる(図1参照)。

我々は、主電磁石電源を除く4種類の機器において、以下の同時・同期操作が必要と考えている。

MLF、MRかビームの行き先に対応したパターン出力

バンプ電源においては、行き先変更時(MLF MR、MR MLF)におけるインシャライズパターンの出力

出力パターンの変更(選択)

これらの同時・同期操作は、J-PARCタイミングシステムと連携した方法での実現を目指している。

3. J-PRACタイミングシステム

J-PARCのタイミングシステムは、スケジュールドタイミングを主としている[2]。

スケジュールドタイミングは、中央制御室に設置されるマスタIOCから送信されるトリガクロックを基準として、あらかじめ設定されたディレイで定義されるタイミングである。Linac およびRCSは、パルス毎に行き先の違うビームを加速しなければならず、加速器のとして違うタイミングで動作しなければならない。このため、トリガクロックに先立ち、次のパルスでの動作を示す「Type」と呼ばれる情報をマスタIOCから送信することによりトリガクロック毎の動作の切り換えを行う。

マスタIOCは、12MHzクロック、50Hzのトリガクロック、タイミングコントロール信号(シリアル送信、約100Mbps)を各施設へ多芯光ケーブルを通じ光で送信する。毎回のトリガクロックに先立ち、シリアル送信で、次のパルスの「Type」を送信する。電源室等に置かれた受信モジュールは、そのタイプにもとづきLUT(Look Up Table)からディレイ値を取り出しカウンタにセットする。受信モジュール内のカウンタは24-bit、PLLにより12MHzから96MHzクロックを生成し、トリガクロックから96MHzクロックをカウントし、指定のディレイ値でパルスを出力する(設定刻みは10.4nsec)。なお、上述したTypeの列、LUTの他、Trigger Tag(運転サイクル中のTriggerの総カウント値)、Beam Tag(同、Beamの総カウント値)等の




図2. タイミングシステム構成概略

タイミング情報は、マスタIOCなどから Reflective Memory (RM) ネットワークで受信IOCに送信される。

タイミングシステムのハードウェア構成と各情報経路の概略を図2に示す。

4. 出力パターン変更方法

スケジュールドタイミングのType列とは、MR周期におけるMR行きビームとMLF行きビームの数、順番をスケジュールしたものである。つまり、

の同時・同期パターン出力変更を行うべきタイミングは、スケジュールドタイミングシステムが生成するType列によって決定される。よって、これらのパターン変更操作は、スケジュールドタイミングシステムからのトリガによって行うこととした。

一方、はType列とは無関係に運転員の操作によって行われるものである。よって、このパターン変更操作は、制御系からのパターン切り換え信号によって行うこととした。

以上の2種類(スケジュールドタイミングによる変更と制御系による変更)の方法を採用することとし、機器、及び、制御系の設計を進めている。ここでは、パターン出力遷移状態が最も多い機器であるバンプ電源を例にして述べる。

バンプ電源のパターン出力状態遷移を図3に示す。

まず、(1) MLFパターン出力、MRパターン出力




図3. パターン出力状態遷移

の状態選択、次に、(2) インシャライズパターン有り、無しの状態選択がある。最後に、(3) 現パターン(変更前パターン)出力、新パターン(変更後パターン)出力の状態選択があるため、パターン出力の遷移状態は8通りとなる。

この8通りの状態遷移に際して、電源の誤動作を無くすために、電源で出力パターン変更動作は行わないこととし、上位制御系からの制御信号に従って動作することとした。よって、バンプ電源は遷移状態に対応する8バンクの出力パターンメモリを有するが、8バンクの何れを出力するかは、スケジュールドタイミングシステム系と上位制御系からの信号の組み合わせにより決定される。

5. パターン出力シーケンス

出力パターンの同時・同期変更シーケンスの概要を図4に示す。




図4. 出力パターンの同時・同期変更シーケンス概要

電源は、25Hz trigger (パターン出力開始trigger) が入力されることにより、パターンが出力される。

この25Hz trigger入力時の、行き先選択信号 (MLF, MR)、イニシャライズ選択信号 (イニシャライズ無し、有り)、及び、パターン選択信号 (現パターン、新パターン) における、信号のHigh (1) / Low (0) により、出力パターンの遷移状態が決定される。

信号のHigh/Lowは、Lowが通常状態、Highが過渡状態とし、それぞれの信号におけるHigh/LowはMR(1) / MLF(0)、イニシャライズ有(1) / 無(0)、新パターン(1) / 現パターン(0)とした。

まず、行き先選択とイニシャライズ選択について検討する。この場合、パターン出力遷移状態は、MLF用パターン、MLF用パターン+イニシャライズパターン、MR用パターン、MR用パターン+イニシャライズパターンの4種類である。この何れの出力パターンが選択されるかは、タイミング系によって決定される。つまり、スケジュールドタイミングシステムが、行き先とイニシャライズを考慮したType列、及び、LUTを生成することで、これらの同時・同期変更は実現される。

次に、現パターン (パターンA) から新パターン (パターンB) への出力パターン変更操作を検討する。この変更操作は、上位制御系からの操作と信号により行われる。よって、制御系からパターン変更時において、同期した信号を送信する仕組みが必要となる。この実現のために、RMで配信されるタイミング情報を読み取り (利用し)、上位制御系の操作に従い、同時・同期した新パターン出力選択信号を出力するカウンターボードの開発を行っている。このボードは同時・同期操作を要する機器の、タイミングシステムVMEに設置される。

まず、現パターン (メモリA) を出力されている状態で、上位制御系は新パターンをメモリBに書き込む。さらに、同時・同期して変更する機器の全てのメモリBに新パターンが書き込まれたことを確認する。

次に、上位制御系はカウンターボードに新パターン (メモリB) 選択信号を出力開始するTrigger Tagを設定する。そしてカウンターボードは、RM

で配信されるTrigger Tag=設定Trigger Tagとなった後、ゲート信号を出力し続ける。

最後に、新パターン (メモリB) が出力されている状態で、メモリAにも新パターンを上書きする (メモリA=メモリB)。対象機器全てのメモリAに新パターンが上書きされたことを確認後、カウンターボードのゲート出力を停止する。これは運転操作において、運転員の認識間違い等のミスを無くすために、メモリAを通常使用とし、メモリB

は変更時等の過渡状態のみ使用する、のが良いとの判断によるものである。

以上の変更操作で使用するRM上のタイミング情報 (Trigger Tag等) は、スケジュールドタイミングシステム全系で同期がとれている。よって、この情報を利用してカウンターボードから出力されるゲート信号は、全系で同時・同期が確保されることになる。この様にタイミング情報を有効に利用することにより、スケジュールドタイミングシステムの操作 (Type列変更、LUT変更) ではなく、同時・同期を確保したパターン変更信号を機器に送信することを可能とする。

なお、バンプ電源以外の機器は、イニシャライズ選択信号が無い場合の出力パターン遷移状態を検討することによって、同様の同時・同期操作が実現できる。

5. まとめ

バンプ電源の運転操作を例にしてRCS制御システムにおける同時・同期操作について報告した。報告したようにスケジュールドタイミングシステムと連携をとり、かつ、タイミング系と制御系で変更操作の分担を行う事によって、確実に最適な同時・同期出力パターン変更操作を目指している。

今後は、現在開発中のトリガカウンターボードの設計・製作を進めるとともに、実機による動作確認を行う予定である。さらに、MR / MLF、及び、イニシャライズ有 / 無、において密接に係るタイミング系による同時・同期出力パターン変更についても、実機による動作確認を行う予定である。

参考文献

- [1] H.Takahashi et al., "Summary of 3GeV RCS Control System", Proceedings of the 1st Annual Meeting of Particle Accelerator Society of Japan, Funabashi, Japan, August 2004
- [2] F.Tamura, et al., "J-PARC TIMING SYSTEM", Proceedings of ICALEPCS2003 in Korea.
URL: <http://icalepcs2003.postech.ac.kr/>